研究・開発体制 : 組込み・OEM 当社の取り組み

研究・開発体制

世界標準規格に貢献してきた高い技術力と豊富な実績、
ハイレベルな環境などの研究・開発体制をご紹介いたします。

標準化を踏まえたモジュール開発

JEDEC(半導体技術協会)の主要メンバーとしてメモリーの標準化に参画するなど、豊富な実績に基づくノウハウと高い技術力を生かした標準化を踏まえたモジュールの開発が可能です。

JEDECとの関係と実績

JEDECで標準化に貢献しています

2008年からはSmall DIMMでChair Manを担当。
日本メーカーでJEDECにChairManとして参画しているのはElpida社と当社だけです。

当社のJEDECでの関わり
実績例

Small DIMM(SO-DIMM, MicroDIMM)など小型モジュールを標準化

JEDEC JC45.3 Sub-committeeとして2002年より実務。

2009年より DDR4 Physical TG を開始

2010年12月からDIMMも扱うため、PC用メモリモジュール全ての標準化の実務を行います。

当社としてJEDEC Gerberをつくった商品一覧

2008年

DDR3 MicroDIMM

2007年

DDR3 SO-DIMM

2003年

DDR2 SO-DIMM

2002年

DDR MicroDIMM, DDR Unbuffered DIMM

2001年

DDR SO-DIMM

あらゆるご要望を商品化

標準化技術にとどまらず、より高い品質を実現しています。
高機能な基板設計シミュレーターで検証を繰り返すことで、確実な動作を生みだすハイレベルな環境で開発。
そのノウハウを生かし商品のカスタム化にも柔軟にお応えします。
また、メーカー、チップの世代などが厳密に管理されており商品型番に反映されるため、商品の仕様が一目でわかるとともに特性の同一性を保証するエンベデッド向け仕様固定にもお応えします。

商品のカスタマイズ実績

D3N1066-S1GをカスタマイズしてECC対応メモリーに

Intelプラットフォーム「Calpella +ECC」に対応

小型なS.O.DIMMサイズでECCに対応

温度センサー付 -right

JEDEC標準化も当社チェアマンとして、2011年予定。

D2N667C-S1Gをカスタマイズして対腐食性メモリーに

Viaランドなどの銅箔面を金メッキで覆い、対腐食性能を向上

信頼性試験を実施し、効果を検証